

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:


1999年 3月16日

出 願 番 号 Application Number:

平成11年特許願第070419号

出 頓 人 Applicant (s):

三洋電機株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 3月10日

特 許 庁 長 官 Commissioner, Patent Office 近 藤 隆



山紅栗草 山紅柱の八八八 のへ14500



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

APPLICANT:	KOJI SUZUKI)	
SERIAL NO.:	09/527,534)	Group Art Unit:
FILED:	March 16, 2000)) `	Examiner:
FOR:	METHOD OF MANUFACTURING THIN FILM TRANSISTOR))	

CLAIM FOR PRIORITY

The Assistant Commissioner for Patents and Trademarks Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese Patent Application No. Hei 11-070419 filed on March 16, 1999. The enclosed Application is directed to the invention disclosed and claimed in the above-identified application.

Applicant's hereby claim the benefit of the filing date of March 16, 1999 the Japanese Patent Application No. Hei 11-070419, under provisions of 35 U.S.C. 119 and the International Convention for the protection of Industrial Property.

By:

I HEREBY CERTIFY THAT THIS CORRESPONDENCE IS BEING DEPOSITED WITH THE UNITED STATES POSTAL SERVICE AS FIRST CLASS MAIL IN AN ENVELOPE ADDRESSED TO:
ASSISTANT COMMISSIONER FOR PATENTS
WASHINGTON D. C. 20034

Respectfully submitted,

KOJI SUZUKI

CANTOR COLBURN LLP

Applicant's Attorneys

Edward J. Ellis

Registration No. 40,389

Customer No. 23413

Date: April 13, 2000



Translation of Priority Certificate

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify	that the annexed	is a true copy	of the following	ng application a	as filed '	with
this Office.						

Date of Application:

March 16, 1999

Application Number:

Patent Application

No. Hei 11-070419

Applicant(s):

SANYO ELECTRIC CO., LTD.

March 10, 2000

Commissioner, Patent Office

Takahiko Kondo

Priority Certificate No. 2000-3014522

特平11-070419

【書類名】

特許願

【整理番号】

KHB0991034

【提出日】

平成11年 3月16日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/12

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

鈴木 浩司

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代表者】

近藤 定男

【代理人】

【識別番号】

100076794

【弁理士】

【氏名又は名称】

安富 耕二

【連絡先】

03-5684-3268 知的財産部駐在

【選任した代理人】

【識別番号】

100107906

【弁理士】

【氏名又は名称】 須藤 克彦

【手数料の表示】

【予納台帳番号】

013033

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9702954

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

薄膜トランジスタの製造方法

【特許請求の範囲】

【請求項1】 基板上に、半導体膜、第1のゲート絶縁膜、第2のゲート絶縁膜及びゲート電極を順に形成して成る薄膜トランジスタの製造方法であって、前記ゲート電極をマスクとして前記第1のゲート絶縁膜上の第2ゲート絶縁膜をエッチングして除去した後に、更に前記ゲート電極をマスクとして前記半導体膜にイオン注入して加熱処理することを特徴とする薄膜トランジスタの製造方法。

【請求項2】 前記第1のゲート絶縁膜はシリコン酸化膜であり、前記第2のゲート絶縁膜はシリコン窒化膜であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、薄膜トランジスタの製造方法に関する。

[0002]

【従来の技術】

近年、アクティブマトリクス方式LCD (Liquid Crystal Display: 液晶表示装置)の画素駆動素子として透明絶縁基板上に形成されたp-Si 膜を能動層として用いた薄膜トランジスタ (Thin Film Transistor、以下、「TFT」と称する。)の開発が進められている。

[0003]

多結晶シリコンTFT(Poly-Silicon Thin Film Transistor:以下、「p-SiTFT」と称する。)は、非晶質シリコン膜を能動層とした非晶質シリコンTFT(Amorphous Silicon Thin Film:以下、「a-SiTFT」と称する。)に比べ、電界移動度が大きく駆動能力が高いという利点を有するため、p-SiTFTを用いれば高性能のLCDを実現できる上に、画素部だけでなく周辺駆動回路までを同一基板上に一体に形成することができる。

[0004]

このようなp-SiTFTにおいて、能動層としてのp-Si膜にソース領域 及びドレイン領域を形成するためなどに、両領域にイオン注入を行った後にその 活性化のために熱処理を行っている。

[0005]

以下に従来のTFTの製造方法について説明する。

[0006]

図3に従来のTFTの製造方法にて作製したTFTの断面図を示す。

[0007]

同図に示すように、 SiO_2 膜から成る第1のゲート絶縁膜13及びその上に形成したSiN膜から成る第2のゲート絶縁膜14が、p-Si膜12を含む基板全面に形成されている。

[0008]

図4に従来のTFTの製造工程断面図を示す。

[0009]

工程1(図4(a)):石英ガラス、無アルカリガラス等からなる絶縁性基板 10上に、絶縁性保護膜である SiO_2 膜11をプラズマCVD法を用いて形成 する。その SiO_2 膜11の上にプラズマCVD法にてa-Si膜12を形成する。そして、そのa-Si膜12の表面にXeC1エキシマレーザビームを走査しながら照射してアニール処理を行ってa-Si膜12を溶融再結晶化することによりp-Si 膜12に改質した後、能動層となるp-Si 膜12を島化エッチングする。

[0010]

工程2(図4(b)):p-Si膜12の上に、CVD法にてSiO₂膜から成る第1のゲート絶縁膜13及びSiN膜から成る第2のゲート絶縁膜14を全面に形成する。SiN膜14上に、クロム(Cr)、モリブデン(Mo)などの高融点金属からなる導電材料をスパッタ法を用いて成膜し、ホトリソグラフィ技術及びRIE法によるドライエッチング技術を用いて半導体膜12と重畳するようにゲート電極15を形成する。

[0011]

その後、ゲート電極15をマスクとして、p-Si膜12に対して第1及び第 2のゲート絶縁膜13,14を通してP型またはN型のイオン注入16をする。 このイオン注入16は、形成すべきTFTのタイプに応じて、ゲート電極15に 覆われていないp-Si膜12にP型またはN型の不純物イオンを注入する。こ うして、ゲート電極15の下方のp-Si膜12は真性又は実質的に真性なp-Si膜12となる。

[0012]

工程3(図4(c)):p-Si膜12よりも狭い幅にゲート電極15及び第2の絶縁膜14を覆うレジスト17を形成する。その後、このレジスト17をマスクとしてイオン注入18を行う。こうして、不純物イオンが低濃度に注入された領域、いわゆるLDD (Lightly Doped Drain) 領域12LDと、不純物イオンが高濃度に注入された領域、即ちソース12s及びドレイン12dが形成される。

[0013]

これにより、ゲート電極15の下層のp-Si膜12のうち、ゲート電極15 直下はチャネル12cとなり、ゲート電極両側の部分がソース12s及びドレイン12dとなる。

[0014]

工程4(図4(d)):そして、レジスト17を除去した後、p-Si膜12を含む基板10全面に、SiN膜19及びSi O_2 膜20をプラズマCVD法を用いて順に積層し、SiN膜19及びSi O_2 膜20の2層からなる層間絶縁膜を形成する。

[0015]

このSiN膜19及び SiO_2 膜20を形成した後、ソース12s及びドレイン12dに対応した位置に層間絶縁膜を貫通する第1のコンタクトホール30をp-Si膜12に到達するよう形成し、この第1のコンタクトホール30部分に、アルミニウム等の金属からなるソース電極21及びドレイン電極22を形成する。

更にその上に、有機樹脂等から成る平坦化絶縁膜23を堆積する。そして、その

平坦化絶縁膜23のソース電極21に対応した位置にコンタクトホール32を形成して、そこに透明電極材料であるITOを堆積しパターン化して表示電極24 を形成する。

[0016]

【発明が解決しようとする課題】

ところが、加熱処理によりSiN膜14中の水素(H)原子をp-Si膜12に供給するために、SiN膜14はp-Si度12に近い層に形成する必要がある。しかし、p-Si度12とSiN度14とが直接積層されると、SiN度14中の固定電荷によってp-Si度12を用いたTFTの閾値が変動してしまうため、p-Si度12上に直接SiN度14を設けることはできない。従って、p-Si度12上に SiO_2 度13を設けた上層にSiN度14を設けなければならない。そのため、ゲート絶縁膜は2層構造となる。

[0017]

従って、ゲート絶縁膜は下層から順にSi〇₂膜13及びSiN膜14の2層から成っていることから、半導体膜にイオン注入する際には2層を通り抜けてp-Si膜12に到達するようにイオン注入の加速エネルギーを上げなければならない。例えばリン(P)を注入する場合には100keV以上の加速エネルギーで注入しなければならない。そのため、注入装置の消費電力が増大してしまうという欠点があった。

[0018]

また、イオン注入の加速エネルギーを高くすると、注入時の基板温度はおよそ 200℃にもなってしまう。そうすると、ゲート電極15及びLDD形成領域を 覆っているレジスト17がその温度によって劣化してしまい、例えばその周縁が ゆがんでしまったりあるいはイオン注入を終えてレジストを除去する際に剥がれ にくくなるなどの欠点があった。

[0019]

そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、高加速エネルギーのイオン注入による基板温度の上昇を抑制することが可能なTFTの製造方法を提供することを目的とする。

[0020]

【課題を解決するための手段】

本発明のTFTの製造方法は、基板上に、半導体膜、第1のゲート絶縁膜、第2のゲート絶縁膜及びゲート電極を順に形成して成る薄膜トランジスタの製造方法であって、前記ゲート電極をマスクとして前記第1のゲート絶縁膜上の第2ゲート絶縁膜をエッチングして除去した後に、更に前記ゲート電極をマスクとして前記半導体膜にイオン注入して加熱処理するものである。

[0021]

また、本発明のTFTの製造方法は、前記第1のゲート絶縁膜はシリコン酸化膜であり、前記第2のゲート絶縁膜はシリコン窒化膜である薄膜トランジスタの製造方法である。

[0022]

【発明の実施の形態】

以下に、本発明のTFTの製造方法について説明する。

[0023]

図1に、本発明にて形成したTFTの断面図を示す。

[0024]

同図に示すように、従来のTFTの製造方法によって作製したTFTと異なる 点は、SiN膜から成る第2のゲート絶縁膜14がゲート電極15をマスクとし てエッチングされてゲート電極15以外の領域においてはSiN膜が設けられて いない点である。

[0025]

図2に本発明のTFTの製造工程断面図を示す。

[0026]

によりp-Si膜12に改質した後、p-Si 膜12 を島化エッチングする。このp-Si 膜12 がp-Si TFTの能動層となる。

[0027]

工程2(図2(b)):p-Si膜12の上に、CVD法にて、SiO₂膜からなる第1のゲート絶縁膜13及びSiN膜からなる第2のゲート絶縁膜14を全面に形成する。第2のゲート絶縁膜14上に、Cr、Moなどの高融点金属からなる導電材料をスパッタ法を用いて成膜し、ホトリソグラフィ技術及びRIE法によるドライエッチング技術を用いて半導体膜12と重畳するようにゲート電極15を形成する。なお、このゲート電極15形成と同時に、このゲート電極に繋がっておりゲート信号を供給するゲート信号線も形成する(図示せず)。

[0028]

工程3(図2(c)):ゲート電極15をマスクとして、第2の絶縁膜14をエッチングして除去し、ゲート電極15の下のみに第2の絶縁膜14を残す。そして、p-Si膜12に対してP型またはN型のイオン注入16をする。このイオン注入16は、形成すべきTFTのタイプに応じて、ゲート電極15及び第2の絶縁膜14に覆われていないp-Si膜12にP型またはN型の不純物イオンを注入する。従って、ゲート電極15の下方のp-Si膜12には不純物イオンは注入されず真性又は実質的に真性なp-Si膜12である。

[0029]

工程4(図2(d)):p-Si膜12よりも狭い幅にゲート電極15及び第2の絶縁膜14を覆うレジスト17を形成する。その後、このレジスト17をマスクとしてイオン注入18を行う。こうして、不純物イオンが低濃度に注入された領域、いわゆるLDD (Lightly Doped Drain) 領域12LDと、不純物イオンが高濃度に注入された領域、即ちソース12s及びドレイン12dが形成される。

[0030]

ここで、加熱することにより、注入した不純物が活性化されるとともに、第2 のゲート絶縁膜14であるSiN膜中の水素原子がp-Si膜中に導入されて水 素化が図れる。 [0031]

これにより、ゲート電極15の下層のp-Si膜12のうち、ゲート電極15 直下はチャネル12cとなり、ゲート電極15両側の部分がソース12s及びド レイン12dとなる。

[0032]

なお、Pチャネル型のTFTを形成する場合には、ボロン(B)等のP型イオンを注入し、Nチャネル型のTFTを形成する場合には、リン(P)等のN型イオンを注入する。

[0033]

工程 5(図 2 (e)): そして、レジスト1 7 を除去した後、p-S i 膜 1 2 を含む基板 1 0 全面に、S i N 膜 1 9 及び S i O 2 膜 2 0 をプラズマ C V D 法を用いて順に積層し、S i N 膜 1 9 及び S i O 2 膜 2 0 0 2 層からなる層間絶縁膜を形成する。

[0034]

このSiN膜19及び SiO_2 膜20を形成した後、ソース12s及びドレイン12dに対応した位置に層間絶縁膜を貫通する第1のコンタクトホール30をp-Si膜12に到達するよう形成し、この第1のコンタクトホール30部分に、アルミニウム等の金属からなるソース電極21及びドレイン電極22を形成する。

更にその上に、有機樹脂等から成る平坦化絶縁膜23を堆積する。そして、その平坦化絶縁膜23のソース電極21に対応した位置にコンタクトホール32を形成して、そこに透明電極材料であるITOを堆積しパターン化して表示電極24を形成する。こうして、半導体素子であるp-SiTFTが形成される。

[0035]

以上のように、 SiO_2 膜から成る下層の第1のゲート絶縁膜13とSiN膜から成る上層の第2のゲート絶縁膜14とを積層し、ゲート電極15をマスクとして第2のゲート絶縁膜15をエッチングして除去し、第1のゲート絶縁膜13のみを通してイオン注入を行うので、低加速エネルギーのイオン注入でp-Si膜12にまで注入を行うことができる。

[0036]

また、LDD形成領域を形成するためのイオン注入においては、LDD形成領域を覆うレジストが劣化しない加速エネルギーでイオン注入することができる。

[0037]

そのため、イオン注入装置の消費電力を抑制することができるとともに、イオン注入時のレジストの劣化を防止できる。

[0038]

なお、本実施の形態においては、a-Si膜にレーザを照射してp-Si膜を 得て能動層とした場合について説明したが、p-Si膜を直接絶縁性保護膜上に CVD法などによって形成した場合についても同様の効果が得られる。

[0039]

この絶縁性保護膜は基板10としてガラス基板等を用いた場合にナトリウムイオン等がp-Si膜に侵入することを防ぐために形成しているものである。このような不純物侵入が無い基板を用いる場合には絶縁保護膜を用いる必要はない。 ただし、基板が絶縁性を示さない基板である場合には絶縁保護膜を形成する必要はある。

[0040]

また、本実施の形態においては、ソース12sに対応して設けたコンタクトホール30にA1を充填してソース電極21を形成し、更にそのソース電極21にコンタクトしてITOから成る表示電極24を形成したが、それに限定されるものではなく、コンタクトホール30にITOを充填してソース12sに直接コンタクトさせて表示電極24としてもよい。

[0041]

また、本実施の形態においては、LDD領域を形成するためのレジストの劣化について説明したが、n型チャネルTFT及びp型チャネルTFTを同一基板に備えたTFTの場合に、一方の型のイオン注入をする際にそのイオンが注入されることを防止するために他方の型のTFTに設けたレジストの場合においても、イオン注入終了後に剥がれにくくなることも防止することができる。

[0042]

更に、TFT特性の向上を図るために、水素原子を多量に含むSiN膜からp-Si膜に加熱により水素原子を供給するが、少なくともp-Si膜のうちチャネルに供給されればよい。従って、本発明によれば、ゲート電極直下にのみ残したSiN膜より効率的に水素原子を供給することが可能である。

[0043]

【発明の効果】

本発明のTFTの製造方法によれば、イオン注入による基板温度の上昇を抑制 することが可能なTFTの製造方法を提供することができる。

【図面の簡単な説明】

【図1】

本発明のTFTの製造方法にて作製したTFTの断面図である。

【図2】

本発明の製造工程断面図である。

【図3】

従来のTFTの製造方法にて作製したTFTの断面図である。

【図4】

従来の製造工程断面図である。

【符号の説明】


1	0	絶縁性基板
1	1	絶縁性保護膜
1	2	半導体膜
1	2 s	ソース
1	2 d	ドレイン
1	2 c	チャネル
1	3	第1のゲート絶縁膜
1	4	第2のゲート絶縁膜
1	.5.	ゲート電極
1	6	イオン注入
1	7	レジスト

特平11-070419


1 8	イオン注入
1 9	第1の層間絶縁膜
2 0	第2の層間絶縁膜
2 1	ソース電極
2 2	ドレイン電極
2 3	平坦化絶縁膜
2 4	表示電極


【書類名】 図面


【図1】





【図2】















【図3】




【図4】









【書類名】

要約書

【要約】

【課題】 イオン注入による基板温度の上昇を抑制することが可能なTFTの製造方法を提供する。

【解決手段】 ガラス基板10上に、 SiO_2 膜から成る絶縁性保護膜11を形成し、その上にp-Si膜12から成る能動層12を形成し、その更に上にSi N膜から成る下層の第1のゲート絶縁膜13とSi N膜から成る上層の第2のゲート絶縁膜14とを積層し、その上方のゲート電極15をマスクとして第2のゲート絶縁膜15をエッチングして除去する。そして第1のゲート絶縁膜14のみを通してイオン注入を行うので、低加速エネルギーのイオン注入でp-Si 膜12にまで注入を行うことができる。

【選択図】 図1



出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社